一种高速、低功耗滤波成形电路设计
作者: 周云波 [1] ; 杨煜 [1] ; 于宗光 [1,2] ; 单悦尔 [1,2] ; 曹华锋 [1] ; 杨兵 [1,2]
摘要:描述了一种适用于便携式数字辐射探测仪前端读出电路的高速、低功耗、噪声性能优良的滤波成形电路的设计。在铭记功耗、噪声设计指标的同时,通过模拟分析的方法,变换准高斯CR-(RC)#滤波成形器的阶数n和成形时间,优化电路的计数率。该滤波成形器利用工作在弱反型区MOS管的特性,实现运算放大器的低功耗设计,并引入嵌套式反馈回路,在保证噪声性能的基础上,获得可消除输出过冲的带宽。芯片采用华润上华0.5DPDM工艺制造,成型时间达到250ns(Cdct=20pf),最大计数率可达500kcps,等效噪声电荷(ENC)为453e,功耗仅为34.5μw。
关键字: 滤波成形器 计数率最优化 弱反型区 嵌套式反馈回路
上一篇:第一页
下一篇:基于QPSO算法的传感器动态误差实时修正方法