基于FPGA的通用SPI总线IP核设计与实现
作者: 柳炳琦 [1] ; 庹先国 [2] ; 贺春燕 [1] ; 刘明哲 [1] ; 魏丁一 [1] ; 李怀良 [2] ; 李良 [1]
摘要:为了解决SPI协议中串行时钟的通用性问题,提出了一种基于FPGA实现SPI总线IP核的设计方法。以FPGA作为核心控制器对系统结构进行了模块化分解以适应自顶向下的设计方法并对各个模块进行阐述。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机实现了SPI主机的设计方法并结合SPI时序给出了相应的数学模型。采用STMicro公司的M25P64串行FLASH结合该IP核设计了系统方案。最后在Modelsim环境下对FLASH的读、写操作进行仿真,并通过signaltap进行在线测试验证了该IP核设计的正确性和可靠性。
关键字: 现场可编程门阵列 串行外设接口 IP核 有限状态机