5.12 Gbps高速抗辐照并串转换芯片的设计
作者: 刘刚 [1,2,3] ; 江晓山 [1,2] ; 龚达涛 [4] ; 刘天宽 [4] ; 叶竞波 [4] ; 樊磊 [1,2,3] ; 赵京伟 [1,2]
摘要: 本文介绍了一种用于粒子物理实验的抗辐照高速并串转换电路芯片的设计,重点介绍了SOS抗辐照工艺,并串转换电路的结构。实现了一款基于SOS 0.25um工艺的8位5.12Gbps并串转换芯片,测试得到芯片的总晃动(total jitter)=53.20ps,其中随机晃动(random jitter)=1.84ps,确定性晃动(deterministic jitter)=33.93ps。
关键字: Silicon-On-Sapphire 并串转换 CML jitter Silicon - On - Sapphire serialize CML jitter
上一篇:应用于极深地下实验的RPC及其阻抗测试
下一篇:新型模拟SEL故障注入模块设计