高速电路设计中过孔对信号完整性影响的研究
作者: 胡佳栋 [1,2] ; 李诚 [1,2] ; 曹喆 [1,2] ; 刘树彬 [1] ; 安琪 [1]
摘要: 随着信号的频率越来越高,高速电路设计中过孔对信号完整性的影响越来越不可忽视,实测带过孔的PCB走线的S参数发现过孔对系统信号完整性有比较大的影响。通过ANSYS仿真软件及理论计算对此进行了研究,发现过孔对信号完整性的影响主要源于两方面:过孔的寄生参数和内电层平面的谐振。减少信号走线中过孔的使用、调整过孔的位置以及消除谐振能有效改进高速电路的信号完整性。论文通过ANSYS仿真以及PCB实测验证了这些方法的有效性。该结论对高速电路设计有参考意义。
关键字: PCB过孔 内电层谐振 高速电路设计 信号完整性 PCB via resonance frequency h
上一篇:铀属性测量中的时间关联符合法研究进展
下一篇:MC法模拟重金属氧化物玻璃屏蔽性能