CSRe内靶定时探测器系统容性负载隔离电路设计
作者: 朱坤露 [1,2] ; 王伟 [1] ; 于得洋 [1] ; 刘俊亮 [1,2] ; 李良辉 [1,2] ; 蔡晓红 [1]
摘要: 针对定时电路驱动容性负载出现的过冲、振铃等问题,提出采用容性隔离技术,在不影响电路增益、带宽的情况下,使电路具有一定的容性负载能力,提高稳定性。通过构建电路模型,从数学角度分析了电路不稳定的原因,并应用实验证明了容性负载隔离技术的合理性。容性负载隔离技术可以有效消除容性负载电路带来的增益凸峰及恶化的频率响应。
关键字: 集成电子学 定时电路 容性负载隔离 integrated electronics timing circuit ca