阵列探测器L1触发系统加法电路优化设计
作者: 张晰 [1,2] ; 千奕 [1] ; 王晓辉 [1] ; 李良辉 [1,2] ; 杨振雷 [1,2] ; 苏弘 [1]
摘要: 针对兰州重离子加速器外靶终端硅微条阵列探测器L1触发系统,设计了一个基于Xilinx7系列FPGA芯片的改进加法逻辑电路,利用快速进位链结构,对加法电路模块进行优化.对优化后加法电路结构和同类传统加法电路比较,并对逻辑时延进行和结构性能建模分析.仿真和测试结果表明:优化后模块逻辑时延3 ns左右,相比传统加法逻辑,系统死时间低,有效采集事例率高,能够满足L1触发系统的要求.
关键字: 硅微条阵列探测器 死时间 现场可编程逻辑门阵列 L1触发 快速进位加法器 silicon
上一篇:在线式多球中子谱仪球球干扰模拟研究
下一篇:有源中子探寻法对常规爆炸物的检测