基于NINO芯片的TOT读出电子学系统的研究
作者: 秦熙 [1,2] ; 刘树彬 [1,2] ; 安琪 [1,2]
摘要:介绍了CERN设计的一款基于过阈时间法(Time-Over-Threshold)的ASIC芯片——NINO,并列出了一些基于NINO芯片设计的测试板的测试结果,用于评估该芯片在BES III端盖TOF升级及在中子管位置灵敏探测器中的位置测量中应用的可能性。NINO芯片8通道高度集成,对实验电路板的设计和测试表明,其噪声抖动低(前沿噪声抖动约5.1 ps),可以满足TOT方法中高精度时间测量的要求。
关键字: NINO 放大甄别 TOT 低噪声
上一篇:基于互信息的图像配准技术的研究
下一篇:一种数字化舵机系统设计与实现